

计算机设计与实践

流水线CPU及SoC设计

任务B：C_TEST下板测试

2026·夏



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的

- ◆ 理解SoC架构中的软硬件协同工作原理
- ◆ 锻炼复杂系统的软硬件调试能力



实验内容

- ◆ 完成单周期SoC的AXI Trace验证
- ◆ 使用C_TEST测试程序，对单周期SoC进行下板测试和调试



C_TEST下板测试

- ◆ 从测试0开始，编译测试程序，把生成的.coe导入主存模块，生成比特流并下板测试
- ◆ 结合反汇编代码、仿真波形进行调试
- ◆ 必要时，使用FPGA在线调试抓取波形进行分析

FPGA在线调试

- ◆ FPGA在线调试：通过植入ILA IP核，实时抓取下板波形的调试手段


- ◆ *Step1*: 标记待抓取信号

➤ 添加(* mark_debug = "true" *)语句

```
wire      inst_ex_dib;  
(*mark_debug = "true"*)reg [31:0] inst_pc_r;  
reg [31:0] inst_code_r;
```

- ◆ *Step2*: 运行综合


- ◆ *Step3*: 设置抓取信号和参数



FPGA在线调试

◆ Step3: 设置抓取信号和参数

➤ 添加抓取信号:



➤ 设置抓取参数:

Sample of data depth: 1024 ▾ 选择抓取的深度

Input pipe stages: 0 ▾

Trigger and Storage Settings


☒ Capture control 选择触发类型, 暂时勾选第一个即可

☐ Advanced trigger



FPGA在线调试

- ◆ Step4: 生成比特流并下板运行
- ◆ Step5: 设定触发条件



FPGA在线调试

◆ Step5: 设定触发条件

- 可设定在某个信号等于特定值时抓取波形




- 可同时设置多个触发条件




FPGA在线调试

◆ Step5: 设定触发条件

- 设定抓取波形的时间范围（比如抓取触发点附近的500个clk的波形）



- 触发条件，并抓取波形





HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

